让高性能计算芯片设计与CXL规范修订保持同步

2025-09-05 18:01:03 公司新闻 310

【导语】在当今高性能计算领域，Compute Express Link®（CXL®）标准已成为确保处理器、存储和加速器之间快速可靠通信的关键。作为CXL联盟的活跃成员，SmartDV Technologies凭借其在设计(jì)和(hé)验(yàn)证IP方面的丰富经验，致力于帮(bāng)助(zhù)工(gōng)程(chéng)团队应对CXL标准的不断演进。本文将由SmartDV资深应用工程师Ettore Giliberti深入探讨CXL VIP在支持CXL 3.0规范时所面临的技术挑战和工程考量，并分享SmartDV如何为客户提供高质量(liàng)的(de)、符(fú)合规范的VIP解决方案。

作者：Ettore Giliberti，SmartDV Technologies资深应(yīng)用(yòng)工程师

在当今的高性能计算领域，确保处理器、存储和加速器之间快速可靠的通信对系统性能和可扩展性至关重要。因此，就诞生了Compute Express Link®（CXL®）标准：其目标是实现一致的内存访问、低延迟的数据传输，以及不同先进架构(gòu)之(zhī)间(jiān)的(de)无(wú)缝(fèng)互(hù)操(cāo)作(zuò)性(xìng)。

作(zuò)为(wèi)CXL联(lián)盟(méng)的(de)活(huó)跃(yuè)成(chéng)员(yuán)，SmartDV Technologies在设计和验证IP方面拥有数十年的专业知识，可以帮助工程团队了解不断发展的标准。我们符合规范的VIP产品组合使团队能够充满信心地采用最新的CXL版本来加速开发，同时保持鲁棒性和准确性。

随着CXL规范的快速演进发展，在对越来越多围绕它所打造的设计进行验证时，所使用的工具和构建的基础架构也必须同样迅速发展。维护与新规范的修订保持同步的验(yàn)证(zhèng)IP （VIP）不(bù)是(shì)一(yī)项(xiàng)小(xiǎo)任(rèn)务(wu)，特(tè)别(bié)是(shì)处(chù)理(lǐ)从(cóng)CXL 2.0到3.0的主要版本转换。

作为全球领先的VIP和定制IP解决方案提供商，我们在SmartDV Technologies亲眼目睹了VIP的(de)快(kuài)速(sù)适应能力的重要性，它们需要能够覆盖不同的版本，同时还要保持稳健性和准确性。这篇技术文章探讨了这些更新带来(lái)的(de)技(jì)术(shù)挑(tiāo)战(zhàn)和(hé)工(gōng)程(chéng)考(kǎo)量(liàng)因(yīn)素(sù)，并(bìng)引(yǐn)用(yòng)了(le)最(zuì)近(jìn)在(zài)支(zhī)持(chí)CXL 3.0实(shí)际(jì)工(gōng)作(zuò)项(xiàng)目(mù)中(zhōng)所(suǒ)积(jī)累(lèi)的(de)示(shì)例(lì)。

持(chí)续(xù)演(yǎn)进(jìn)的(de)需(xū)要(yào)

基于CXL的硬件在流片前的验证既复杂又要求苛刻，因此VIP必须能够准确地模拟互连的主机和设备端，并提供可靠的协议检查器来验证系统行为。

功能强大的VIP基础架构对于构建可靠的验证IP和(hé)随(suí)着(zhe)规(guī)范(fàn)的(de)发(fā)展(zhǎn)而(ér)实(shí)现(xiàn)快(kuài)速(sù)更(gèng)新(xīn)至(zhì)关重(zhòng)要(yào)。下(xià)面(miàn)的(de)图(tú)表(biǎo)说(shuō)明(míng)了(le)SmartDV的(de) CXL VIP所采用的高级架构。

图1：SmartDV CXL VIP功能原理图

随着CXL规范的更新，VIP也必须进行相应的升级，且(qiě)通常要求在紧迫的时间内完成。

例如，从CXL 2.0到3.0的版本转换引入了一些重要的更(gèng)改(gǎi)，这(zhè)就(jiù)需(xū)要(yào)对(duì)VIP进(jìn)行(xíng)大(dà)量(liàng)更(gèng)新(xīn)，包(bāo)括(kuò)功(gōng)能(néng)和(hé)协(xié)议(yì)处(chù)理(lǐ)。

关键变(biàn)更(gèng)和(hé)实(shí)施(shī)挑战

支持256字节的数据Flit（流控制单元）

在CXL 3.0版本中，协议的Flit现已可支持256字节的数据，而CXL 2.0只支持68字节的数据。这带来了一些架构上的变化：

信用值（LLCRD），以前在单个Flit单元中传输，现在通过使用2字节字段（字节数为240-241）直接嵌入到协议Flit中。
在传输一个非空的协议Flit之前，请求、响应和数据（Flit类型为cache/mem）的初始信用值需要在协议Flit中公布。
公布的信用值反映了当前接收缓冲区的可用性。

Flit格式增强和循环冗余校验（CRC）处(chù)理(lǐ)

CXL 3.0引(yǐn)入(rù)了(le)三(sān)种(zhǒng)类(lèi)型(xíng)的(de)Flit格式：

标准的256字节
延迟优化的（LO）Flit
PBR Flit

延迟优化的Flit需要以不同的方式去计算CRC。前8个数据槽（122字节）需要在数据槽7 （6字节）中放置一个CRC，而其余数据槽（116B）需要一个单独的CRC。这种双重CRC结构要求在VIP内部要有精确实现和验证。

此外，现在的ARB/MUX链路管理数据包（ALMP）Flit包括CRC和前向纠错（FEC），而不再如CXL 2.0所要求的那样，为了完整性目的而需要复制数据。虽然这种改变简化了物理层表示层，但它将CRC/FEC管理的责任转移到协议栈中的一个全新位置。

内存一致性和反向无效处理

CXL 3.0通过支持M2S反向无效窥探（Back-Invalidate Snoop, BISnp）通道改进了存储协议行为。在CXL 2.0中，设备到主机（device-to-host，D2H）的请求在等待M2S进程时可能会阻塞，从而限制了架构选择，无法使用诸如内含式窥探过滤器（Inclusive Snoop Filter）等手段。通过BISnp而不是CXL.缓存通道来解决一致性，CXL 3.0支持更灵活和高效的存储架构。

重试机制被移至物理层

CXL 3.0中(zhōng)最(zuì)重(zhòng)要(yào)的(de)变(biàn)化(huà)之(zhī)一(yī)是(shì)将(jiāng)重(zhòng)试(shì)机(jī)制(zhì)从(cóng)链(liàn)路层(céng)重(zhòng)新(xīn)迁(qiān)移(yí)到物(wù)理(lǐ)层(céng)。在(zài)CXL 2.0中(zhōng)，通过使用链路层中的本地和远程状态转换来管理重试。现在在CXL 3.0中，重试是通过一个Flit序列号握手系统来处理的。

全新的重试机制的主要特性包括：

新增传输端重试缓冲区，可用来存储所有协议Flits（CXL.io, CXL.cache / mem ALMP)。
基于序列号的、由确认驱动的缓冲区清除。
选择性否定确认（NACK）重放：能够重传特定的Flits，而不是重播所有未被确认的片段。
标准回放：所有等待确认的Flit的完整回放。

结语

为支持全新的规范修订版本，开发和更新CXL通用验证方法（UVM） VIP并不是一项简单的任务。即便有一个功能强大的、可重用的VIP基础架构，深入的领域知识和大量的工程工作也是必不可少的。为了让您了解所涉及的复杂性和所需时间，CXL 3.0主要的版本更新可能需要的工程工作量如下：

将重试机制迁移到物理层：需要4周时间
增加对256字节Flit和相关协议更改的支持：需要5周时间

这些时间估算都假设任务全部是由经验丰富的工程师负责，他们非常熟悉现有的VIP和CXL协议栈。

构建一个可扩展的、可自适应的CXL VIP不仅仅是编码工作；它也关系到对规范变更的预测和构建体系结构，从而适应未来的增长。

SmartDV Technologies凭借其在设计IP和验证IP两个方面都具有的丰富经验，为工程团队提供适用于像CXL这样的先进协议的高质量的、符合规范的VIP。随着标准的不断演进，SmartDV仍然致力于帮助客户保持领先地位。

相关链接

CXL验证IP（https://www.smartdvtech.com/products/cxl-vip/）

申请数据手册及申请评估（https://www.smartdvtech.com/contact_us/）

与我们在ICCAD 2025上现场交流

SmartDV将参加于2025年11月20日-21日在成都·中国西部国际博览城隆重举办的“成渝集成电路2025年度产业发展论坛暨第三十一届集成电路设计业展览会（ICCAD-Expo 2025）”，并将在现场介绍公司的设计IP和VIP产品。欢迎届时前往展会现场与我们交流，SmartDV展位号为D91。如希望与我们进行现场交流，预约与SmartDV团队在ICCAD 2025见(jiàn)面(miàn)，请(qǐng)发(fā)邮(yóu)件(jiàn)至(zhì)：info@smartdvtech.com。